## Contenido

Intro	oducción			
1.	Definición de arquitectura de computadoras	XI		
2.	Objetivos de este libro			
3.	Cómo usar este libro			
4.	Agradecimientos	XV		
Сар	ítulo 1: Conceptos básicos de procesadores			
1.1.	Diseño de un repertorio de instrucciones			
	1.1.1. Decisiones acerca del tipo de almacenamiento de operandos	3		
	1.1.2. Decisiones acerca de la interpretación de las direcciones de memoria y de los modo			
	de direccionamiento soportados			
	1.1.3. Otras decisiones			
	<ul><li>1.1.4. Codificación del repertorio de instrucciones</li></ul>			
1.0	•			
1.2.	Mecanismo completo de ejecución de una instrucción			
1.3. 1.4.	Diseño de procesadores secuenciales			
1.7.	1.4.1. Procesador monociclo			
	1.4.2. Procesador multiciclo.			
	1.4.3. Tratamiento de excepciones en procesadores secuenciales			
1.5.	Diseño de procesadores segmentados	35		
	1.5.1. Conceptos básicos de segmentación	36		
	1.5.2. Resolución de riesgos en procesadores segmentados			
	1.5.3. Procesadores segmentados multifuncionales			
	1.5.4. Tratamiento de excepciones	63		
RES	UMEN DE DECISIONES DE DISEÑO DEL REPERTORIO DE INSTRUCCIONES	66		
RES	UMEN DE DECISIONES DE DISEÑO DEL PROCESADOR	67		
	Procesadores secuenciales			
	Procesadores segmentados	67		
BIBI	LIOGRAFÍA Y LECTURAS RECOMENDADAS	68		
PRO	BLEMAS	69		
AUT	TOEVALUACIÓN	73		
Can	oítulo 2: Conceptos básicos de memoria y E/S			
_		76		
2.1. 2.2.				

## CONTENIDO

2.3. 2.4.		Evaluación de prestaciones de la jerarquía de memoria			
		Diseño de la memoria caché			
	2.4.3.	Diseño de la memoria virtual			
2.5.	Diseño	de un sistema de E/S básico			
2.6.		ismo completo de una operación de E/S			
2.7.		Evaluación de prestaciones del sistema de E/S			
2.8.					
		Diseño de buses de E/S			
2.9.		n del sistema de E/S			
2.7.		E/S programada con espera de respuesta			
		E/S con interrupciones			
		E/S con acceso directo a memoria			
RES	UMEN	DE DECISIONES DE DISEÑO DE LA JERARQUÍA DE MEMORIA			
		ria caché			
		ria principal			
		ria virtual			
		de E/S			
		n E/S			
BIBI	LIOGR	AFÍA Y LECTURAS RECOMENDADAS			
PRO	BLEMA	AS			
AUT	OEVAL	.UACIÓN			
Cap	ítulo 3	3: Técnicas de aumento de prestaciones para procesadores			
3.1.		cación dinámica de instrucciones			
5.1.	3.1.1.	· ·			
	3.1.2.				
	3.1.3.	Planificación dinámica de instrucciones distribuida			
3.2.	Predic	ción dinámica de saltos			
	3.2.1.	Estructuras hardware para la predicción de salto			
	3.2.2.	Predictores de salto			
3.3.	Emisio	ón múltiple de instrucciones			
	3.3.1.	VLIW			
	3.3.2.	Superescalar estática			
	3.3.3.	•			
3.4.	-	ulación			
3.5.		threading			
		DE DECISIONES DE DISEÑO DE TÉCNICAS DE AUMENTO DE PRESTA- RA PROCESADORES			
	Planif	icación dinámica de instrucciones			
	Predic	cción dinámica de saltos			

## CONTENIDO

	Emisión múltiple de instrucciones y especulación				
BIBL	OGRAFÍA Y LECTURAS RECOMENDADAS	18			
	LEMAS				
	EVALUACIÓN				
AUI	EVALUACION				
Сар	ulo 4: Técnicas de aumento de prestaciones para memoria y E/	'S			
4.1.	Técnicas de optimización para la memoria caché	19			
	4.1.1. Reducción de la penalización por fallo	19			
	4.1.2. Reducción de la tasa de fallos				
	4.1.3. Reducción del tiempo de acceso				
4.2.	Técnicas de optimización para la memoria principal				
	4.2.1. Incremento del ancho de banda				
4.3.	Técnicas de optimización conjunta para todos los niveles de la jerarquía: visión global de la				
	jerarquía de memoria	21			
	4.3.1. Soporte a las técnicas de optimización del procesador				
	4.3.2. Almacenamiento local vs memoria caché				
4.4.	Técnicas de optimización para los buses de E/S				
	4.4.1. Ancho de datos y frecuencia de operación	21			
	4.4.2. Número de transferencias por ciclo				
	4.4.3. Utilización de protocolos de comunicaciones de alto rendimiento				
4.5.	Técnicas de optimización para los dispositivos de E/S				
	4.5.1. Optimización para los dispositivos de almacenamiento: RAID				
4.6.	Técnicas de optimización para la gestión de E/S				
	4.6.1. Procesador para el sistema gráfico: GPU	22			
	MEN DE DECISIONES DE DISEÑO DE TÉCNICAS DE AUMENTO DE ES PARA MEMORIA Y E/S				
	Aumento de prestaciones de la memoria caché	22			
	Aumento de prestaciones de la memoria principal				
	Aumento de prestaciones de buses de E/S				
	Aumento de prestaciones de dispositivos de E/S: almacenamiento				
	Aumento de prestaciones en la gestión de E/S				
BIB	IOGRAFÍA Y LECTURAS RECOMENDADAS	22			
PRO	LEMAS	23			
AUT	DEVALUACIÓN	23			
Cap	tulo 5: Sistemas multiprocesador y multicomputador				
5.1.	Clasificación de arquitecturas con varios procesadores	23			
J.1.	5.1.1. Arquitecturas de memoria compartida				
	5.1.2. Arquitecturas de memoria compartida-distribuida				
	5.1.3. Arquitecturas de memoria distribuida				

## CONTENIDO

		Arquitecturas on-chip de memoria compartida	240 242
5.2.		ntro de arquitecturas de computadoras	242
		opología	245
		ècnicas de conmutación	249
		ècnicas de encaminamiento	252
		řécnicas de control de flujo	253
5.3.	Diseño d	e arquitecturas de memoria compartida	254
		oluciones para el problema de la coherencia	257
		oluciones para el problema de la consistencia	269
		oluciones para el problema de la sincronización	272
5.4.		le arquitecturas de memoria compartida-distribuida	274
		oluciones para el problema de la coherencia	275
5.5.	Diseño d	le arquitecturas de memoria distribuida	283
		Clusters	283
	5.5.2. C	Grids	286
	UMEN D OMPUTA	E DECISIONES DE DISEÑO DE SISTEMAS MULTIPROCESADOR Y MUL- DOR	288
	Diseño d	le redes dentro de arquitecturas	288
		le arquitecturas de memoria compartida	288
		de arquitecturas de memoria compartida-distribuida	288
	Diseño d	le arquitecturas de memoria distribuida	289
BIBL	IOGRAF	FÍA Y LECTURAS RECOMENDADAS	289
PRO	BLEMAS		290
AUT	OEVALU	ACIÓN	296
7101	OL WILC	76101	
Cap	ítulo 6:	Evaluación de prestaciones	
6.1.	Definicio	ón de métricas de rendimiento	298
6.2.		s de rendimiento sencillas	299
6.3.		ión y comparación de rendimiento	300
	6.3.1. I	Ley de Amdhal y Ley de Gustafson	303
6.4.	Técnicas		205
		de medida y benchmarks	307
		de medida y benchmarks	307 308
	6.4.1.	•	308
6.5.	6.4.1. T	Técnicas de medida	308 310
6.5.	6.4.1. 7 6.4.2. 7 Métricas 6.5.1. S	Fécnicas de medida	308 310 312 313
	6.4.1. To 6.4.2. To Métricas 6.5.1. So 6.5.2. H	Fécnicas de medida  Fipos de benchmark  S de rendimiento complejas  Speedup en sistemas paralelos y eficiencia  Escalabilidad	308 310 312 313 315
BIBL	6.4.1. T 6.4.2. T Métricas 6.5.1. S 6.5.2. I	Fécnicas de medida  Fipos de benchmark  Se de rendimiento complejas  Sepeedup en sistemas paralelos y eficiencia  Escalabilidad  FÍA Y LECTURAS RECOMENDADAS	308 310 312 313 315 317
BIBL PRO	6.4.1. T 6.4.2. T Métricas 6.5.1. S 6.5.2. H LIOGRAI BLEMAS	Fécnicas de medida  Fipos de benchmark  S de rendimiento complejas  Speedup en sistemas paralelos y eficiencia  Escalabilidad  FÍA Y LECTURAS RECOMENDADAS	308 310 312 313 315 317 318
BIBL PRO	6.4.1. T 6.4.2. T Métricas 6.5.1. S 6.5.2. H LIOGRAI BLEMAS	Fécnicas de medida  Fipos de benchmark  Se de rendimiento complejas  Sepeedup en sistemas paralelos y eficiencia  Escalabilidad  FÍA Y LECTURAS RECOMENDADAS	308 310 312 313 315 317