Contenido

Prelacio				XVI
0 Introducción	1			1
	0.1	Histor	ia de la computación	1
		0.1.1	Los inicios: Computadoras mecánicas	
		0.1.2	Primeras computadoras electrónicas	:
		0.1.3	Las primeras cuatro generaciones de computadora	s 2
		0.1.4	La quinta generación y más allá	
	0.2	Sisten	nas digitales	4
		0.2.1	Sistemas digitales y analógicos	4
		0.2.2	Jerarquía de diseño de un sistema digital	:
	0.3	_	nización de una computadora digital ograma almacenado	12
		0.3.1	Instrucciones de la computadora	13
		0.3.2	Representación de la información en las computadoras	13
		0.3.3	Hardware de computadora	1:
		0.3.4	Software de computadora	1'
	0.4	Resur	nen	19
■ 1 Sistemas nu	ımérico	s y có	digos	20
	1.1	Sister	nas numéricos	2
		1.1.1	Notación posicional	2
BLIOURG	Al	1.1.2	Sistemas numéricos de uso común	2:
	1.			

		~	1.2.1 Aritmética binaria	2
			1.2.2 Aritmética octal	_2
			1.2.3 Aritmética hexadecimal	2
		1.3	Conversiones de base	3(
			1.3.1 Métodos de conversión	31
			1.3.2 Algoritmos generales de conversión	34
			1.3.3 Conversión entre la base A y la base B cuando $B=A^{t}$	36
		1.4	Representación de números con signo	37
			1.4.1 Números con magnitud y signo	38
			1.4.2 Sistemas numéricos complementarios	38
		1.5	Códigos de computadora	55
			1.5.1 Códigos numéricos	55
			1.5.2 Códigos de caracteres y otros códigos	61
			1.5.3 Códigos para detección y corrección de errores	65
		1.6	Resumen	73
D 2	Métodos algeb	raic	os para el análisis y síntesis	
	de circuitos ló		- · · · · · · · · · · · · · · · · · · ·	78
		2.1	Fundamentos del álgebra booleana	79
			2.1.1 Postulados básicos	79
			2.1.2 Diagramas de Venn para los postulados [2]	80
			2.1.3 Dualidad	81
			2.1.4 Teoremas fundamentales del álgebra booleana	84
		2.2	Funciones de conmutación	91
			2.2.1 Tablas de verdad	93
			2.2.2 Formas algebraicas de las funciones de conmutación	94
			2.2.2 Formas algebraicas de las funciones de conmutación 2.2.3 Deducción de formas canónicas	94 101
0			•	

1.2 Aritmética

	2.3	Circuit	os de conmutación	104
		2.3.1	Compuertas lógicas electrónicas	105
		2.3.2	Componentes funcionales básicos	108
	2.4	Análisi	is de circuitos combinatorios	120
		2.4.1	Método algebraico	120
		2.4.2	Análisis de diagramas de tiempos	123
	2.5	Síntes	is de circuitos lógicos combinatorios	128
		2.5.1	Redes AND-OR y NAND	128
		2.5.2	Redes OR-AND y NOR	130
		2.5.3	Circuitos de dos niveles	131
		2.5.4	Circuitos AND-OR-Inversor	133
		2.5.5	Factorización	134
	2.6	Aplica	ciones	136
	2.7		Diseño de circuitos lógicos asistido por computadora	
		2.7.1	El ciclo de diseño	140
		2.7.2	Modelado de un circuito digital	140
		2.7.3	Síntesis de diseño y herramientas de captura	148
		2.7.4	Simulación lógica	152
	2.8	Resum	<u>nen</u>	165
3 Si	mplificación de la	s func	iones de conmutación	172
	3.1	Objetiv	vos de la simplificación	173
	3.2	Caract	erísticas de los métodos de minimización	174
	3.3	Mapas	de Karnaugh	175
		3.3.1	Relación con los diagramas de Venn y las tablas de verdad	176
		3.3.2	Mapas K de cuatro o más variables	177

Contenido vii

3.4		de funciones en forma canónica el mapa K	
3.5	•	ficación de las funciones de conmutación nte los mapas K	
	3.5.1	Criterios para la simplificación de funciones mediante mapas K	
	3.5.2	Terminología general para la minimización de una función de conmutación	
	3.5.3	Algoritmos para la deducción de formas SOP minimales a partir de mapas K	
3.6	Forma	POS mediante mapas K	
	3.6.1	Terminología general para las formas POS	
	3.6.2	Algoritmos para la deducción de formas POS minimales a partir de mapas K	
3.7	Funcio	ones con especificación incompleta	
3.8	Uso de	e mapas K para eliminar riesgos de	į
3.9		o de minimización tabular de -McCluskey	į
	3.9.1	Procedimiento de cubierta	
	3.9.2	Funciones con especificación incompleta	
	3.9.3	Sistemas con múltiples salidas	
3.10	Algori	tmo de Petrick	
3.11		ización de funciones de conmutación la por computadora	
	3.11.1	Representación cúbica de las funciones de conmutación	
	3.11.2	Métodos algebraicos para determinar implicantes primos	
	3.11.3	Identificación de implicantes primos esenciales	
	3.11.4	Cómo completar una cubierta mínima	
	3.11.5	Otros algoritmos de minimización	
3.12	Resun	nen	

		Conteniac
4 Lógica combinator	a modular	
4.1	Diseño modular descendente	
4.2	Decodificadores	
	4.2.1 Estructura de circuitos decod	ificadores
	4.2.2 Implantación de funciones lós decodificadores	gicas mediante
	4.2.3 Entradas para control de acti	vación
	4.2.4 Decodificadores MSI estánda	r
	4.2.5 Aplicaciones de los decodifica	idores
4.3	Codificadores	
`	4.3.1 Estructuras de un circuito co	dificador
	4.3.2 Codificadores MSI estándar	
4.4	Multiplexores/selectores de datos	<u>. </u>
	4.4.1 Estructuras de circuitos mult	iplexores
	4.4.2 Multiplexores MSI estándar	
	4.4.3 Aplicaciones de los multiplex	ores
4.5	Demultiplexores/distribuidores de	datos
4.6	Elementos de aritmética binaria	_
	4.6.1 Circuitos sumadores binarios	básicos
	4.6.2 Módulos de sumador binario	MSI
	4.6.3 Unidades sumadoras de alta v	velocidad
	4.6.4 Circuitos de resta binaria	
	4.6.5 Detección de un desbordamie	nto aritmético
4.7	Comparadores	
4.8	Ejemplo de diseño: Una unidad ar de computadora	itmética-lógica
4.9	Diseño de sistemas modulares as computadora	istido por
	4.9.1 Bibliotecas de diseño	
	4.9.2 Trazo de esquemas jerárquic	os

	4.10	4.10 Simulación de sistemas jerarquicos			
	4.11	Resun	nen	319	
5 Diseño o program		to con	nbinatorio con dispositivos lógicos	328	
	5.1	Dispo	sitivos lógicos semiadaptados	329	
	5.2	Circui	tos de arreglos lógicos	330	
		5.2.1	Operación de diodos en circuitos digitales	330	
		5.2.2	Arreglos lógicos AND y OR	332	
		5.2.3	Arreglos AND-OR de dos niveles	333	
		5.2.4	Arreglos AND y OR programables mediante campos	338	
		5.2.5	Opciones de polaridad de salida	341	
		5.2.6	Pines bidireccionales y líneas de retroalimentación	343	
		5.2.7	Dispositivos comerciales	345	
	5.3	Arreg	los lógicos programables mediante campos	347	
		5.3.1	Estructuras de circuitos FPLA	347	
		5.3.2	Realización de funciones lógicas con FPLA	347	
	5.4	Memo	ria programable exclusiva para lectura	350	
		5.4.1	Estructuras de circuitos PROM	350	
		5.4.2	Realización de funciones lógicas con PROM	352	
		5.4.3	Tablas de búsqueda	358	
		5.4.4	Aplicaciones generales de la memoria exclusiva para lectura	360	
		5.4.5	Tecnologías de memorias exclusivas para lectura	36	
	5.5	Lógic	a de arreglos programables	362	
		5.5.1	Estructuras de circuitos PAL	- 362	
		5.5.2	Realización de funciones lógicas con PAL	36.	
		5.5.3	Onciones de salida y retroalimentación de PAL	36	

5.0		mientas de diseño asistido por computadora el diseño PLD
	5.6.1	Representación de diseño con PDL
	5.6.2	Procesamiento de un archivo de diseño PDL
5.	7 Resu	men
6 Introducción a los	dispos	sitivos secuenciales
6.	1 <u>Mode</u>	los para circuitos secuenciales
	6.1.1	Representación de diagrama de bloques
	6.1.2	Tablas y diagramas de estados
6.:	2 Dispo	ositivos de memoria
6.	3 Latch	<u>es</u>
	6.3.1	Latch set-reset
	6.3.2	Latch SR con compuertas
	6.3.3	Latch con retardo
6.	4 Flip-f	lops
	6.4.1	Flip-flops SR maestro-esclavo
	6.4.2	Flip-flops D maestro-esclavo
	6.4.3	Flip-flops JK maestro-esclavo
	6.4.4	Flip-flops D disparados por transición
	6.4.5	Flip-flops JK disparados por transición
	6.4.6	Flip-flops T
	6.4.7	Resumen de latches y flip-flops
6.	5 Otros	dispositivos de memoria
6.	6 <u>Circu</u>	itos de tiempo
	6.6.1	One-shots
	6.6.2	El módulo temporizador 555
6.		ción rápida de prototipos de circuitos enciales
	35000	- IIViaica
6.	8 Resu	men

7 Lógica s	ecuencial n	nodula	ar	432
	7.1	Regist	tros de corrimiento	433
		7.1.1	Un registro de corrimiento genérico	434
		7.1.2	Módulos estándar TTL de registro de corrimiento	436
	7.2	Ejemp	olos de diseño con registros	448
		7.2.1	Unidad sumadora serial	448
		7.2.2	Acumuladores seriales	449
		7.2.3	Acumuladores paralelos	449
	7.3	Conta	dores	449
		7.3.1	Contadores binarios síncronos	451
		7.3.2	Contadores binarios asincronos	455
		7.3.3	Contadores hacía abajo	460
		7.3.4	Contadores hacía arriba/hacia abajo	461
	7.4	Conta	dores módulo N	464
		7.4.1	Contadores BCD síncronos	464
		7.4.2	Contadores BCD asincronos	467
		7.4.3	Contadores módulo 6 y módulo 12	471
		7.4.4	Contadores módulo N con reset asincrono	475
		7.4.5	Contadores módulo N con reset síncrono	477
	7.5	Regist	tros de corrimiento como contadores	477
		7.5.1	Contadores de anillo	478
		7.5.2	Contadores de anillo trenzado	483
	7.6	Conta	dores de secuencia múltiple	489
	7.7	Multip	licadores de razón fraccionaria digital	490
		7.7.1	Módulos TTL	492
		7.7.2	Multiplicadores de razón fraccionaria digital en cascada	496
	7.0	Resur	mon	496

		Content	do XIII
8 Análisis y síntesis c		uitos	
secuenciales síncro	nos		502
8.1	Model	os de circuitos secuenciales síncronos	503
	8.1.1	Modelo de Mealy	504
	8.1.2	Modelo de Moore	505
8.2	<u>Anális</u>	is de un circuito secuencial	507
	8.2.1	Análisis de los diagramas de estados de un circuito secuencial	507
	8.2.2	Análisis de los diagramas lógicos de un circuito secuencial	508
	8.2.3	Resumen	517
2.2			_
8.3		is de un circuito secuencial síncrono	519
	8.3.1	Procedimiento de síntesis	520
	8.3.2	Tablas de entrada de un flip-flop	522
	8.3.3	Método de la ecuación de aplicación para los flip-flops JK	524
	8.3.4	Ejemplos de diseño	526
	8.3.5	Diagramas de máquina de estado algorítmico	547
	8.3.6	Método de diseño de una máquina de estados finitos one-hot	553
8.4	Circuit	tos con especificación incompleta	555
	8.4.1	Asignación de estados y realización de circuitos	558
8.5		o asistido por computadora de circuitos nciales	558
	8.5.1	Captura y síntesis del diseño	559
	8.5.2	Análisis y verificación del diseño	565
8.6	Resun	<u>nen</u>	568
9 Simplificación de ci	rcuito	s secuenciales	576
9.1	Estado	os redundantes	577
	9.1.1	Equivalencia de estados	577
	9.1.2	Equivalencia y relaciones de compatibilidad	579
9.2		ción de estados en circuitos con ificación completa	579
	9.2.1	Inspección	579

		9.2.2	Particion	581
		9.2.3	Tabla de implicación	584
	9.3	Reduc	ción de estados en circuitos con	
		especi	ficación incompleta	588
		9.3.1	Compatibilidad de estados	589
		9.3.2	Procedimiento de minimización	594
	9.4	Métod	os para una asignación óptima de estados	602
		9.4.1	Asignaciones de estados únicas	603
		9.4.2	Criterios para la asignación de estados	605
		9.4.3	Partición	614
		9.4.4	Asignaciones óptimas de estados	619
	9.5	Resum	<u>nen</u>	620
		19	•	004
10 Circuitos secu	uenci	ales a	sincronos	624
	10.1	Tipos	de circuitos asincronos	625
	10.2	Anális	is de circuitos asíncronos de modo pulso	627
	10.3	Síntes	is de circuitos de modo pulso	632
		10.3.1	Procedimiento de diseño para circuitos de modo pulso	632
	10.4	Anális	is de circuitos de modo fundamental	641
		10.4.1	Introducción	643
		10.4.2	Representaciones tabulares	64
		10.4.3	Procedimiento de análisis	64
	10.5	Síntes	is de circuitos de modo fundamental	648
		10.5.1	Procedimiento de síntesis	64
	10.6	Introd	ucción a las competencias, ciclos y riesgos	659
		10.6.1	Competencias y ciclos	66
		10.6.2	Cómo evitar condiciones de competencia	66.
		10.6.3	Asignaciones de estados libres de competencia	66
		10.6.4	Riesgos	67
		10.6.5	Análisis	67.

10.7	Resum	<u>ien</u>	673
11 Circuitos secuenc lógicos programa		on dispositivos	686
11.1	Dispos	sitivos lógicos programables con registros	687
	11.1.1	Secuenciadores lógicos programables mediante campos	691
	11.1.2	PAL con registro	696
	11.1.3	PLD con macroceldas lógicas programables	700
11.2	Arregio	os programables de compuertas	702
	11.2.1	Arreglos de celdas lógicas	705
	11.2.2	FPGA ACT	713
11.3		o de circuitos secuenciales y selección de itivos PLD	715
11.4	Ejemp	los de diseño de PLD	717
11.5		o asistido por computadora de ecuenciales	723
	11.5.1	Representación del diseño de un circuito secuencial mediante PDL	723
	11.5.2	Procesamiento de un archivo de diseño en PDL	729
11.6	Resum	nen	733
12 Verificación de cir	cuitos	lógicos y diseño verificable	738
12.1	Verific	ación de circuitos lógicos digitales	739
12.2	Model	os de fallas	740
12.3	Verific	ación de un circuito lógico combinatorio	741
	12.3.1	Generación de pruebas	742
	12.3.2	Fallas no verificables	751
	12.3.3	Redes con varias salidas	752
	12.3.4	Conjuntos de pruebas para detección de fallas	753
	12.3.5	Localización y diagnóstico de fallas	757
	12.3.6	Verificación aleatoria	758

Contenido xv

	12.4	Verific	ación de circuitos lógicos secuenciales	760
	12.5	Diseño	para la verificabilidad	763
		12.5.1	Diseño de una ruta de rastreo	764
	12.6	Autove	erificación integrada	768
		12.6.1	Generación seudoaleatoria de vectores de prueba	769
		12.6.2	Análisis de identificaciones	772
		12.6.3	Observador integrado de bloque lógico	775
	12.7	Rastre y de ta	o de frontera en el nivel de sistema rjeta	777
	12.8	Resum	nen	781
			to a fine of object to the	
13 Ejemplos de o	diseño	0		788
	13.1	Máquii	na tragamonedas electrónica	789
		13.1.1	Definición del problema	789
		13.1.2	Necesidades del sistema y plan de solución	790
		13.1.3	Diseño lógico	792
	13.2	Sistem	na de entrada automática sin llave	801
		13.2.1	Definición del problema	801
		13.2.2	Necesidades del sistema	803
		13.2.3	Diseño lógico	805
	13.3	Contro	olador de tráfico de un carril	810
		13.3.1	Necesidades del sistema	813
		13.3.2	Diseño lógico	815
	13.4	Caja re	egistradora de una tienda de abarrotes	821
		13.4.1	Necesidades del sistema	823
		13.4.2	Diseño lógico	824
				02

Índice

832